This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19 日本国特許庁 (JP)

10 特許出願公開

⑫公開特許公報(A)

昭58--51552

f) Int. Cl.³
 H 01 L 27/04
 29/48

識別記号

庁内整理番号 8122-5F 7638-5F ③公開 昭和58年(1983)3月26日

発明の数 1 審査請求 未請求

(全 4 頁)

60半導体装置

②特 願 昭56-150286

②出 願 昭56(1981)9月22日

⑩発 明 者 西馬正博

門真市大字門真1006番地松下電

器産業株式会社内

70発 明 者 南部修太郎

門真市大字門真1006番地松下電器産業株式会社内

⑩発1明 者 萩尾正博

門真市大字門真1006番地松下電

器産業株式会社内

⑪出 願 人 松下電器産業株式会社

門真市大字門真1006番地

⑩代 理 人 弁理士 中尾敏男 外1名

明細

1、発明の名称

半導体装置

2、特許請求の範囲

- (1) 半絶縁基板上に化合物半導体からなる活性層を有し、前配活性層上にショットキー接合または p-n接合を櫛形状あるいはメッシュ状に形成したことを特徴とする半導体装置。
- (2) 括性層が 3500Å 以下の厚みを有することを 特徴とする特許請求の範囲第1項に記載の半導体 装置。

3、発明の詳細な説明。

本発明は、化合物半導体のショットキー接合あるいはp-n接合を用いた容量素子において、これらの接合の電極とオーミック電極をくし状あるいはメッシュ状に構成することにより、小面段で大きな容量をもちかつ耐圧の大きな容量を提供するものである。以下に、GaAsのショットキー接合を用いた場合について説明する。

GaAsを用いた集積回路において、その構成素

子として容量粜子は不可欠のものである。GaAs を用いて容量累子を構成する方法としては、イン ターディジタル方式,オーバレイ方式あるいはシ ョットキー接合あるいはp-n接合などの接合容 量を用いる方式などがある。しかしながら、イン ターディジタル方式では、例えば20pFというよ **りた大きな容量を得ることは困難である。また、** オーパレイ方式も比較的大きな容量は得られるが、 両亀極間の誘電体のピンホールのためにその大き さに**も**限度がある。これらに対して、ショットキ - 接合あるいはp-n接合の接合容盤を利用した 容量素子は、かなり大きなものまで作製が可能で ある。例えば、1×10¹⁷cm⁻³のキャリア優度を もつGaAs上に作製したショットキー接合におい て、−3Vの電圧を印加した場合、誘電体として 厚さ 6000Å の SiO2膜を用いたオーパレイ方式 容量案子に対して、約4倍の容量が得られる。

しかしながら、第1図に示すようにGaAsバルク(基板)1上に金属2を蒸発してショットキー接合容量を構成した場合、大きな容量は得られる

特開昭58-51552(2)

が、高い耐圧を得ることが困難である。第1図において3は基板1とのオーミック電極、4は空乏層である。一般に、第2図に示すように、半絶最 2を蒸着してショットキー接合容量を構成したと、第2図(a)のごとく活性層6の厚さが厚いと、第1図のごとく活性層6の厚さが写った場合を形成した場合ととのでとき基板に活性層6の厚みが第2図した場合ででは活体層6の厚みが第2図にが高高くなることが判明厚に対する。第3図は第2図の構造における活性層の変化を示す。なお、ここでは活性層の変化を示す。なお、ここでは活性層のキャリア優度は0.8~3×10¹⁷cm⁻³の場合を示す。活性層が3500Å付近から薄くなるにつれて耐圧が大きくなっている。

しかし活性層厚が薄いと空乏層下の抵抗が大きくなり、ショットキー接合の周辺部のみが容量に 寄与し、中央部は容量に寄与しなくなる。このため、実効的な容量は小さくなる。

本発明は、このような検討に鑑み、容量を十分 大きいままに維持しつつ、耐圧の大きなショット キー接合容量を可能ならしめるものである。以下、 実施例に基づいて説明する。

第4図に、本発明の一実施例にかかるくし形に 構成したショットキー接合容量を示す。第5図は、 メッシュ状に構成したショットキー接合容量である。第4図において第1図,第2図と同 一部分には同一番号を付す。5は半絶縁性GaAs 基板、6はGaAs活性層を示す。また、3はオー ショットキー接合電極で容量のもうの電極を 構成する。4の部分はショットキー接合に逆ぶる で容量である。4の部分はショットキー接合に逆え が成電圧を印加するとにより形成される空 である。7はクロスオーバー用のSiO2膜で、 8はオーミック電極3をつなぐ配線金属である。

前述のごとく、3500Å以下の薄い活性層を用いることにより、耐圧が著しく改善できるとともに、第4回、第5回に示すように容量案子の両電極をくし形状あるいはメッシュ状に形成することにより、ショットキー接合の周辺長を長くすることができ、大きな容量が得られる。また、第4回、

第 5 図では周辺長を使うため、深い逆バイアスを 印加してその容量値はあまり変化しない。

以下に、本発明の具体例について説明する。半絶縁性 Ga A B 上に活性層 B として厚さ 2000 Å のエピタキシャル層をもつ基板を用いた。活性層 B のキャリア優度は 1 × 10⁻¹⁷cm⁻³ である。

くし形状容量のバターンの例すなわち第4図と同様の例を第6図に示す。くし形状容量バターンのフィンガー長は200μmとした。オーミック電極3,ショットキー電極2の幅は共に2μmとし、両電極間隔は4μmとした。電極のフィンガー数は60本とした。この場合、電極2で形成されるショットキー接合の全周辺長は、ほぼ200(μm)×2×60=2000(μm)となる。また、容量の占有面積は、約250×300μmである。

メッジュ状容量のパターンの例すなわち第6図 と同様の例を第7図に示す。オーミック電極は5 × 5 μm の正方形で構成されており、ショットキ - 電極2は幅2μm,間隔13μmの格子状に構成さ れている。両電極2,3間の間隔は4μm である。また、各正方形のオーミック電極3間は、配線8によりショットキー電極と同様の格子状に接続されている。各セルにおけるショットキー接合の周辺長は、13(μm)×4=52(μm)である。本実施例はこのセルを縦に20個,機に20個並べて構成されている。その結果、ショットキー接合の全周辺長は、経路

52 (μm) × 20 × 20 = 20800 (μm) となる。一方、この容量の占有面積は、約300 × 300 μm² である。

第8図に、本実施例のくし形状容量およびメッシュ状容量の容量-電圧特性を示す。逆方向バイアス電圧3Vで、くし形状容量およびメッシュ状容量はそれぞれ23.7pF,21.2pFの値を示した。第9図には、本実施例のくし形状容量およびメッシュ状容量の逆耐圧特性(A)を示す。同図には、バルクGaAs(キャリア優度1×10^{17cm-3})上に同様にショットキー接合を作製した場合の逆耐圧特性(B)も同時に示す。この図より、本発明にかかる

 くし状又はメッシュ状で望ましくは薄い活性層を 用いた容量の方が、はるかに耐圧が大きくなって いることがわかる。なお、電極2,3ともくし状 もしくはメッシュ状である必要はなく、少くとも ショットキー電極2がこの構造であればよい。

以上述べたように、本発明はGaAs等の化合物 半導体の薄い活性層上に構成したショットキー電極の を用いた容量において、ショットキー電極の をそくし形状あるいはメッシュ状に構成すること により、小面積で容量が大きく、しかも耐圧の により、小面積で容量が大きくのであり、GaAs の化合物半導体を用いたモノリシックIC等に かける受動素子への応用において褒めて実用効果が するものである。なお、以上の説明では、ショ をいるの場合であっても同様の効果が可能で ある。

4、図面の簡単な説明


第1 図はパルクGaAs上に金属を蒸着したショットキー接合容量の断面図、第2 図(a), (b)は半絶

緑性 Ga As 上の厚い活性層、海い活性層上に構成したショットキー接合容量の断面図、第3図(A),第5図(A) はる計圧の変化を示す図、通第4図(A),第5図(A) はそれぞれ本発明の実施例にかかよび、ットキー電極とオーミック電極をくし称ないがおよび、ットキー電極とオーミック電極をくしな合数では、カーでは、第4図(B),第6図(B)はそれぞれの関い、第6図)があるくし、第4図(B)の実施例にかかるくし、第4図(B)の実施例にかかるの、第4図(B)のよれぞれを発明の実施例ののショットキー接合容量ののショットを発明のショットキー接合容量(A) および、クロショットキー接合容量(B)の逆方向電圧特性図である。


2 ……ショットキー電極、3 ……オーミック電
極、4 ……空乏層、5 ……半絶縁性 Ga A s 基板、
6 ……Ga A s 活性層、7 … … クロスオーバ用 Si O₂、
8 ……配線金属。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


第 1 図




第 2 図



高 3 以





Page 4 (ONadav, 03/19/2001, MAST Version: 1.01.0005)

-242-

DOCUMENT-IDENTIFIER: JP 58051552 A

TITLE: SEMICONDUCTOR DEVICE

CCXR: 257/534

FPAR:

PURPOSE: To provide large capacity with small area of a semiconductor device and to obtain capacity with large withstand voltage of the device by forming the electrode of a junction and an ohmic electrode in pectinated or mesh shape.

FPAR:

CONSTITUTION: A GaAs active layer 6 is formed on a semi-insulating GaAs substrate 5. The electrode of the capacity is formed with an ohmic electrode 3 and a Schottky electrode 2. When reverse bias is applied to the junction, a depletion layer region 4 is formed. When both electrodes of a capacity element are formed in a pectinated or mesh shape, the length of the peripheral length of the Schottky junction can be increased, thereby obtaining large capacity. The junction may be P-N juction. When the thickness of the active layer 6 is formed less than 3,500Å, the withstand voltage can be remarkably improved.